Architettura CISC vs RISC, cosa cambia

In sintesi:

1. le architetture CISC tendono a offrire istruzioni più complesse e variegate;
2. le architetture RISC si concentrano su istruzioni più semplici ed efficienti.

Entrambe le architetture hanno vantaggi e svantaggi, e l’efficacia dipende spesso dall’implementazione specifica e dall’uso previsto della CPU.

Le architetture CISC (Complex Instruction Set Computer) e RISC (Reduced Instruction Set Computer) differiscono in modo significativo nel modo in cui affrontano l’esecuzione delle istruzioni e l’organizzazione interna delle CPU.

Architettura CISC

• Set di istruzioni complesso: Le CPU CISC hanno un set di istruzioni più ampio e complesso, che comprende istruzioni molto specifiche e complesse per eseguire diverse operazioni in una singola istruzione. Queste istruzioni possono coinvolgere molte fasi e richiedere più cicli di clock per essere eseguite.
• Istruzioni di lunghezza variabile: Le istruzioni CISC possono avere lunghezze variabili, con alcune istruzioni che richiedono più byte di codice per essere rappresentate rispetto ad altre. Questa flessibilità può portare a una maggiore complessità nella decodifica delle istruzioni.
• Utilizzo di microcodice: Le operazioni complesse vengono spesso implementate attraverso microcodice, sequenze di istruzioni di livello inferiore che gestiscono l’esecuzione di istruzioni complesse.
• Accesso diretto alla memoria: Le istruzioni CISC spesso supportano modalità di indirizzamento complesse e flessibili che permettono l’accesso diretto alla memoria.

Architettura RISC

• Set di istruzioni ridotto: Le CPU RISC hanno un set di istruzioni più ridotto e semplificato, che si concentra su istruzioni elementari ed efficienti. Queste istruzioni sono progettate per essere eseguite in un singolo ciclo di clock, rendendo l’esecuzione più veloce e prevedibile.
• Istruzioni di lunghezza fissa: Le istruzioni RISC hanno spesso lunghezze fisse, semplificando la fase di decodifica e consentendo una pipeline più efficiente.
• Pipeline più semplice: Le architetture RISC solitamente presentano pipeline più semplici e più lunghe, che possono essere più efficienti nel processo di esecuzione delle istruzioni.
• Accesso alla memoria più limitato: Le istruzioni RISC tendono ad avere un accesso più limitato alla memoria, con operazioni di caricamento e memorizzazione più semplici e specifiche.

Le architetture CISC (Complex Instruction Set Computer) e RISC (Reduced Instruction Set Computer) differiscono principalmente per la filosofia progettuale e l’approccio nell’esecuzione delle istruzioni.

CISC (Complex Instruction Set Computer):

• Complessità delle istruzioni: Le architetture CISC hanno un set di istruzioni complesso e variegato. Ogni istruzione può compiere operazioni complesse e può richiedere diversi cicli di clock per essere eseguita.
• Dimensione variabile delle istruzioni: Le istruzioni CISC possono avere dimensioni variabili. Alcuni comandi possono richiedere un numero significativo di bit per essere codificati.
• Utilizzo di microcodice: Le istruzioni complesse vengono spesso implementate attraverso microprogrammi, che sono sequenze di istruzioni di livello inferiore che gestiscono l’esecuzione delle istruzioni complesse.
• Accesso alla memoria più flessibile: Le istruzioni CISC possono accedere direttamente alla memoria.

RISC (Reduced Instruction Set Computer):

• Set di istruzioni ridotto e uniforme: Le architetture RISC hanno un set di istruzioni limitato e uniforme, generalmente composte da istruzioni semplici ed elementari.
• Istruzioni di lunghezza fissa: Le istruzioni RISC sono spesso di lunghezza fissa, rendendo l’esecuzione più veloce e prevedibile.
• Pipeline più efficienti: Le architetture RISC tendono ad avere pipeline più semplici e più efficienti, consentendo l’esecuzione di istruzioni in modo più rapido.
• Esecuzione efficiente delle istruzioni: Gli approcci RISC mirano a eseguire le istruzioni più velocemente, favorendo la velocità di clock e l’efficienza.

In definitiva mentre le architetture CISC mirano a fornire istruzioni complesse e versatili per ridurre il numero di istruzioni necessarie per completare una determinata operazione, le architetture RISC cercano di ottimizzare l’efficienza eseguendo un set più piccolo di istruzioni in modo più rapido e diretto. Entrambe le architetture hanno vantaggi e svantaggi, e l’efficacia dipende spesso dall’implementazione specifica e dall’uso previsto della CPU.

Assembler CISC vs CISC

A livello ipotetico, per evidenziare la differenza tra set di istruzioni Complex e Reduced, potremmo fare una somma come segue in termini di macchina RISC:

# Architettura RISC (esempio MIPS)
# Somma dei registri $s0 e $s1, risultato in $s2
add $s2, $s0, $s1

mentre su CISC avremmo avuto:

# Architettura CISC (esempio x86)
# Somma dei registri eax ed ebx, risultato in eax

add eax, ebx